搜索资源列表
digital-clock-
- 51单片机 制作数字时钟 c语言程序 数码管稳定显示 通过按键可以增加分秒-The 51 MCU production digital clock c language program
digitalclock
- This document gives a project with title digital clock using labview.
shuzi
- 是一篇多功能数字钟的设计文档，本数字钟含有复位，闹钟，显示等功能-Is a multi-function digital clock design document, the digital clock with reset, alarm clock, display and other functions
clock
- 数字时钟-Digital Clock
shuzi
- 设计一个采用数字电路实现,对时,分,秒.数字显示的计时装置,周期为24小时，显示满刻度为23时59分59秒，并具有校时功能和报时功能的数字电子钟。电路主要采用中规模集成电路.本系统的设计电路由脉冲逻辑电路模块、时钟脉冲模块、时钟译码显示电路模块、整电报时模块、校时模块等部分组成。采用电池作电源，采用低功耗的芯片及液晶显示器，发生器使用石英晶振、计数振荡器CD4060及双D触发器74LS74，计数器采用同步双十进制计数器74LS160，锁存译码器是74LS248，整电报时电路用74LS74，74L
Digital-Clock-with-T0-clock-source
- Digital Clock with T0 clock source
clock
- digital clock led display 4 digits
C51-Digital-Clock
- 本设计的数字时钟利用 51 单片机作为核心芯片，辅以按键、蜂鸣器和LED显示器，以实现具有计时、校时、闹钟设定等功能。利用单片机实现的数字时钟具有编程灵活，便于功能的扩充等优点。-51 single-chip digital clock in this design as the core chip, combined with the buttons, buzzer and LED display, in order to achieve timing, timing, alarm sett
-digital-clock
- the multisim digital clock schematic
digital-clock
- 秒表,可以计时，还有秒表功能，还能设置时间-digital clock
digital-clock-design
- 多功能数字钟，利用quarter2进行设计-digital clock design
digital-clock-base-on-fpga
- 基于FPGA的数字时钟，具有显示时分秒和闹铃设置功能-digital clock base on FPGA
LCD-digital-clock
- 液晶数字钟，可以在液晶上精确显示时、分、秒，并且能显示年、月、日。-LCD digital clock can be displayed on the LCD on the exact hours, minutes, seconds, and can display year, month, day.
Digital-clock
- 实现数字钟的功能1. 时钟模块：由555振荡器提供时钟，经分频对计数器提供计数时钟信号； 2. 秒钟模块：对秒进行60进制循环计数，并向分钟产生进位，同时具有调分功能； 3. 分钟模块：对分进行60进制循环计数，并向小时产生进位，同时具有调时功能； 4. 小时模块：对小时进行24进制循环计数； 5. 报时模块：在整点时报警，持续约1秒钟； 6. 闹钟模块：在所设定的点进行闹铃，持续1分钟，可以中断； 7. 年月日模块：可以正常地显示年月日。 -To realize t
the-digital-clock
- 本设计选用 ALTERA 公司的 EP1C12Q240C8 芯片，利用 VHDL 语言采用自 顶向下的方法在 Quartus Ⅱ环境下完成了数字钟的设计，最后在实验箱上进行测 试。该数字钟包含的功能有计时、显示星期、校时校分、清零、整点报时、音乐 闹铃。-The design uses the silicon chip EP1C12Q240C8 produced by the company of ALTERA. And with the help of VHDL, the de
Digital-Clock-Recovery-Algorithm-for-Optical-Cohe
- We propose a digital clock recovery algorithm and demonstrate its tolerance to at least 5GHz laser frequency mismatch in a 43Gb/s DP-RZ-QPSK receiver after 1200km transmission.- We propose a digital clock recovery algorithm and demonstrat
LCD-calendar-digital-clock.
- LCD calendar digital clock.开发环境是Keil uVision4-LCD calendar digital clock. The development environment is Keil uVision4
Verilog-Code-For-Digital-Clock-Project
- Verilog code for digital clock project
digital-clock-and-traffic-light
- 课题一是设计一个可控的100进制可逆计数器。课题二是设计交通灯控制系统在QuartusⅡ软件环境下，进行仿真实验和硬件下载，获得的测试结果满足设计要求。课题三是设计多功能数字钟系统（层次化设计。-The subject one is to design a controllable 100- band reversible counter. Subject two is the design of the traffic light control system in the Quartus I
Simple-digital-clock-design
- 简单数字钟应该具有显示时－分－秒的功能。首先要知道钟表的工作机理，整个钟表的工作应该是在1Hz信号的作用下进行，这样每来一个时钟信号，秒增加1秒，当秒从59秒跳转到00秒时，分钟增加1分，同时当分钟从59分跳转。-It should have a simple digital clock display- minutes- seconds function. We must first know the working mechanism of clocks, watches the entir